1    变形镜驱动器驱动模块的硬件设计

一套变形镜驱动器内含 6 块驱动模块，每块驱动模 块都挂在 CPCI 总线上 ，其设计电路及运行程序完全 一致，不同之处，在于系统上电后，每块驱动模块读取 CPCI 底板上靠近本模块的拔码开关，用此作为自己的 ID 号来标识自己。所有驱动模块的硬件框架如图 2 所 示，其主要框架包括 4 个部分，分别为电源部分、接口部 分、D/A 转换及放大部分和 FPGA 部分，其中电源部分包 括来自CPCI总线的 4 组电源，其中 15 V，-15 V两组电源 作为驱动模块 D/A 转换芯片的工作电压，150 V，-50 V 两组电源作为末级放大器的供电电源。15 V 电源经过

不同的电压转换芯片给 FPGA 及其他接口芯片供电，接 口部分包括接收来自 CPCI 物理总线的输入接口以及发 往 CPCI 物理总线的输出接口，A/D 转换及放大部分主 要实现对来自对驱动矢量或者单通道指令的数字信号 进行 D/A 转换及放大，FPGA 部分实现对整个模块工作 流程的控制，完成驱动模块经由控制模块与上位机的通 信，以及控制各通道的输出电压对变形镜进行驱动。对 于电源部分，15 V，-15 V，150 V，-50 V 经过滤波以及 瞬态过冲抑制保护电路后，分别作为 D/A 转换芯片、隔 离电路和末级模拟信号放大器的工作电源，15 V 电源 再经过两片 LMZ14201 电压转换芯片，分别输出 5.0 V 和 3.3 V 电压，5.0 V 电压作为通过 CPCI 物理总线负责 与控制模块通信的 RS 485 接口芯片的工作电压，3.3 V 电 压 作 为 模 块 中 FPGA 的 I/O 电 压 和 NIOS 所 需 的 SDRAM 等其他接口芯片的工作电压，其经过 NCP5661⁃ 1.2 芯片输出 1.2 V 的电压用来作为 FPGA 的内核电压， 图 3 给出了 3.3 V 电压的设计原理图。

作时，控制模块首先接收来自于上位机或图像处理板卡 的驱动数据矢量，并发往所有挂在 CPCI 总线上的驱动 模块，每个驱动模块根据各自的地址，提取属于自己的 驱动数据，经过 D/A 转换和放大，实现驱动电压的输出， 协同完成对 96 单元变形镜的驱动。

具体来说，其中的总线电路板相当于整个变形镜驱 动器的主板，其提供了整个变形镜驱动器基本的 CPCI 总线，电源模块正是通过 CPCI 物理总线为变形镜驱动 器的控制模块、图像处理模块和六块驱动模块供电，控 制模块、图像处理模块和六块驱动模块之间的控制信 号、数据信号以及反馈信号也是通过该 CPCI 总线实现 互联。其中的电源模块采用一款成熟的商业化电源模 块来实现，其有四组输出端子，分别输出 150 V，-50 V， 15 V，-15 V 四种电压，其中 150 V 和-50 V 为六块驱动 模块内部的末级高压放大器提供正、负电源，15 V 电源 通过 CPCI 物理总线为控制模块、图像处理模块和六块 驱动模块提供工作电源，-15 V 结合 15 V 为驱动模块内 含的前级放大器提供负、正电源；其中的图像处理模块 对图像数据处理完成后，得出一组驱动变形镜所需的 电压驱动矢量数据 ，并通过 CPCI 总线发送到控制模 块，再经过控制模块的处理，发送到驱动模块，最终通 过驱动模块的输出电压控制变形镜的形变，实现光束 质量的控制。

接口部分的设计分为三个部分，即来自 CPCI 总线 的输入接口、发往 CPCI 总线的输出接口和面板接口，其 中输入接口是指并行总线设计，它是采用全硬件方式， 以差分信号方式接收经由 CPCI 总线，来自控制模块发 送过来的驱动矢量数据，并把这些驱动矢量数据发往 FPGA，此功能主要由 DS91M040 芯片来实现，电路设计 上，与 RS 485 总线设计一致，即 DS91M040 的单端信号， 包括数据信号和控制信号接入 FPGA，其 4 对差分信号 均接到 CPCI 总线上，从而提高总线数据传输的速度和 可靠性，数据传输协议自行制定，图 4 仅给出总线电路

的设计。

输出端，连接到 CPCI 物理总线作为输出端子，其输出 电压在-20~150 V 之间，每个端子对应变形镜的一个陶 瓷单元。CPCI 物理总线上还包含 RS 485 总线的 I/O 设 计，它主要用来实现驱动模块和控制模块在调试工作模 式下的信息交互，即接收经由控制模块来自上位机的指 令，或将本驱动模块的状态信息经由控制模块回传给上 位机，尤其在末级放大器输出通道的参数进行标定，上 位机通道切换、通道电压设置等功能的实现均是通过 RS 485 接口发往驱动模块的，此功能由 SP485EL 芯片 来实现，控制模块为 RS 485 总线的主设备，驱动模块为 RS 485 总线的从设备，其中 SP485EL 的一对差分信号， 连接至 CPCI 总线上。